企業(yè)發(fā)布
首頁 > 企業(yè)發(fā)布 > 詳細內(nèi)容
國微思爾芯發(fā)布自動原型編譯軟件Player Pro-7
2022/6/28 11:03:11 來源:中國企業(yè)新聞網(wǎng)
導言:6月28日,國微思爾芯面向全球客戶正式發(fā)布芯神瞳自動原型編譯軟件Player Pro-7(PPro-7)。新版本針對大規(guī)模芯片設計提供了有效的解決方案,擁有更高的編譯效率和更好的分割性能。為高密原型驗證系統(tǒng)邏輯矩陣LX的客戶提供更佳的操作體驗,并大幅提高大型SoC驗證的效率。
6月28日,國微思爾芯面向全球客戶正式發(fā)布芯神瞳自動原型編譯軟件Player Pro-7(PPro-7)。新版本針對大規(guī)模芯片設計提供了有效的解決方案,擁有更高的編譯效率和更好的分割性能。為高密原型驗證系統(tǒng)邏輯矩陣LX的客戶提供更佳的操作體驗,并大幅提高大型SoC驗證的效率!
PPro-7三大優(yōu)勢解決大規(guī)模芯片設計痛點:
對大規(guī)模 SoC 設計進行 RTL 級分割,縮短設計的綜合時間
提供系統(tǒng)級時序分析,快速預估系統(tǒng)性能,優(yōu)化時序策略
支持SerDes的TDM模式,提升工作效率
當今 SoC 設計規(guī)?焖倥蛎,導致綜合所需時間隨著設計規(guī)模的增大而不斷增加。一個設計規(guī)模達到幾億門甚至數(shù)十億門的SoC設計,如果將整個設計映射在FPGA 里做設計綜合,一次綜合流程就要花費數(shù)天甚至數(shù)周的時間,所以需要在RTL級進行分割后做并行綜合。PPro-7能夠很好地對大規(guī)模 SoC 設計進行 RTL 級自動分割,還允許用戶將眾多編譯任務分發(fā)到計算機集群進行并行編譯,極大減少設計編譯的時間,加速出版本的速度,提升驗證效率。大規(guī)模SoC設計還有一個痛點是時序優(yōu)化。PPro-7提供系統(tǒng)級的時序分析:在布局前,工程師可以根據(jù)時序分析報告,快速預估分割后的系統(tǒng)性能,可即時調(diào)整和優(yōu)化策略,而不是等到布局后才發(fā)現(xiàn)系統(tǒng)性能不達標;在布局后, 可以分析全系統(tǒng)的時序并快速查找時序關鍵路徑,進而分析出時序優(yōu)化的策略。傳統(tǒng)的I/O布局,極大限制了驗證系統(tǒng)的規(guī)模。PPro-7的 SerDes的TDM模式,將級聯(lián)規(guī)模至少提升1倍,打破I/O數(shù)量的限制!
PPro-7不僅適用于企業(yè)級高密原型驗證系統(tǒng)邏輯矩陣LX系列,更是全系支持出貨多年并有高市場占有率的芯神瞳邏輯系統(tǒng)LS,惠及眾多老客戶。目前,全球500多家公司已經(jīng)部署了國微思爾芯的原型驗證系統(tǒng),包括世界前15大半導體企業(yè)中的6家,中國前10大集成電路設計企業(yè)中的7家。
"在原型驗證中,只有優(yōu)秀的工具才能幫助我們高效完成大型設計。而自動原型編譯素來是其中的關鍵技術難點之一。新版的自動編譯軟件Player Pro7能自動并高效地完成RTL到FPGA的映射,加速綜合和編譯的時間,提高產(chǎn)品的迭代速率,是我們期待已久的升級。我們會第一時間關注并支持。后續(xù)希望國微思爾芯能持續(xù)不斷創(chuàng)新,幫助我們的產(chǎn)品更快速上市。"
---徐列偉博士
FPGA事業(yè)部總經(jīng)理
上海復旦微電子集團股份有限公司
免責聲明:
※ 以上所展示的信息來自媒體轉載或由企業(yè)自行提供,其原創(chuàng)性以及文中陳述文字和內(nèi)容未經(jīng)本網(wǎng)站證實,對本文以及其中全部或者部分內(nèi)容、文字的真實性、完整性、及時性本網(wǎng)站不作任何保證或承諾,請讀者僅作參考,并請自行核實相關內(nèi)容。如果以上內(nèi)容侵犯您的版權或者非授權發(fā)布和其它問題需要同本網(wǎng)聯(lián)系的,請在30日內(nèi)進行。
※ 有關作品版權事宜請聯(lián)系中國企業(yè)新聞網(wǎng):020-34333079 郵箱:cenn_gd@126.com 我們將在24小時內(nèi)審核并處理。
標簽 :
相關網(wǎng)文
一周新聞資訊點擊排行