企業(yè)發(fā)布
首頁 > 企業(yè)發(fā)布 > 詳細內容
新思科技低功耗signoff驗證工具VC LP為三星提速5倍運行時間
2019/11/18 8:00:00 來源:中國企業(yè)新聞網
導言:用于層次化驗證的Signoff Abstract Model流程能提供更高性能和容量的同時,不會導致最佳結果質量和調試可見性下降
近日,新思科技(Synopsys, Inc.,納斯達克股票代碼:SNPS)宣布其VC LP™解決方案(Verification Continuum™平臺的一部分)被企業(yè)移動和信息技術方面的全球領導者三星(Samsung)采用,實現低功耗signoff和靜態(tài)驗證,以最大限度減少大規(guī)模復雜芯片設計昂貴的設計迭代。近期擴展的VC LP解決方案包括基于Signoff Abstract Model (SAM)的方法學,使三星能夠提升高達5倍的性能和縮減6倍的占用內存,并且與扁平化方式進行的低功耗signoff相比,具有相同的結果質量(QoR)和調試可見性。
三星電子代工廠設計技術團隊副總裁Jung Yun Choi表示:“在低功耗驗證signoff過程中,保持性能和QoR是必備要求。VC LP解決方案使用Signoff Abstract Model流程,能夠加快5倍靜態(tài)低功率驗證速度,并確保ASIC設計的高質量QoR和signoff。通過對現有環(huán)境配置做出細微調整,層次化流程可無縫用于多個設計,有效加快高質量ASIC交付!
SAM流程刪減了對頂層驗證并不重要的庫單元、層次實例化單元和連線,從而產生了新的抽象模塊級模型。抽象模型方法學保留在模塊中的邏輯電路部分,可以確保最高性能和QoR。
除了SAM流程之外,VC LP解決方案還包括新推出的機器學習分析技術,以實現更好的QoR和調試能力。這項技術有助于顯著降低驗證signoff的總周轉時間,確保細微的漏洞也不會出現在芯片上。
新思科技芯片驗證事業(yè)部工程副總裁Sridhar Seshadri表示:“使用Signoff Abstract Model 流程和機器學習技術對于客戶而言至關重要,可以幫助其節(jié)省關鍵工時和避免ASIC驗證過程中的迭代分析。VC LP層次化SAM流程為三星大規(guī)模芯片提供了與扁平化流程相同的技術水平,以確保最高設計質量!
新思科技舉辦了兩場網絡研討會,介紹VC LP的層次化流程和機器學習解決方案。如欲觀看這兩場網絡研討會的視頻重播,請訪問:和。
上市
新思科技VC LP現已上市。
其他資源
新思科技簡介
新思科技(Synopsys, Inc. , 納斯達克股票代碼:SNPS)是眾多創(chuàng)新型公司的 Silicon to Software™(“芯片到軟件”)合作伙伴,這些公司致力于開發(fā)我們日常所依賴的電子產品和軟件應用。作為全球第15大軟件公司,新思科技長期以來一直是電子設計自動化(EDA)和半導體IP領域的全球領導者,并且在軟件安全和質量解決方案方面也發(fā)揮著越來越大的領導作用。無論您是創(chuàng)建高級半導體的片上系統(tǒng)(SoC)設計人員,還是編寫需要最高安全性和質量的應用程序的軟件開發(fā)人員,新思科技都能夠提供您所需要的解決方案,幫助您推出創(chuàng)新性的、高質量的、安全的產品。有關更多信息,請訪問 。
免責聲明:
※ 以上所展示的信息來自媒體轉載或由企業(yè)自行提供,其原創(chuàng)性以及文中陳述文字和內容未經本網站證實,對本文以及其中全部或者部分內容、文字的真實性、完整性、及時性本網站不作任何保證或承諾,請讀者僅作參考,并請自行核實相關內容。如果以上內容侵犯您的版權或者非授權發(fā)布和其它問題需要同本網聯系的,請在30日內進行。
※ 有關作品版權事宜請聯系中國企業(yè)新聞網:020-34333079 郵箱:cenn_gd@126.com 我們將在24小時內審核并處理。
標簽 :
相關網文
24小時熱點圖片
一周新聞資訊點擊排行